

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-29533

(43)公開日 平成5年(1993)2月5日

(51)Int.Cl.
H 01 L 23/522
25/065
25/07

識別記号 廷内整理番号

F I

技術表示箇所

7220-4M
7220-4M

H 01 L 23/ 52
25/ 08

B
Z

審査請求 未請求 請求項の数7(全 7 頁) 最終頁に続く

(21)出願番号 特願平3-182322

(22)出願日 平成3年(1991)7月23日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 加藤 隆

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 岡本 啓三


(54)【発明の名称】 半導体装置

(57)【要約】

【目的】半導体装置に関し、より詳しくは、積層型の半導体集積回路装置に関し、積層により高密度化を図るとともに、信頼性の高い素子間接続を得ること及び放熱を向上することができる半導体装置を提供することを目的とする。

【構成】基体1a～1n上の半導体チップ3a～3nと、その周辺部の絶縁層4a～4n上の配線パッド6a～6nと、半導体チップ3a～3nと配線パッド6a～6nとを接続する配線層5a～5nとを有する複数の回路形成基板32a～32nが、絶縁物7a～7nを介して積層され、配線パッド6a～6nの位置に対応するよう、積層された複数の回路形成基板32a～32n及び絶縁物7a～7nを貫通して接続孔8が形成され、接続すべき回路形成基板32a～32nの配線層5a～5nを、配線パッド6a～6nを介して互いに接続する導電物9が接続孔8の内壁に形成されていることを含み構成する。

本発明の第1の実施例の半導体集積回路装置の製造方法
について説明する図(七の2)



1
【特許請求の範囲】

【請求項1】 素子の形成された半導体チップ又はウエハが積載された基体と、該積載された半導体チップ又はウエハの周囲の基体上の絶縁層と、該絶縁層上の配線パッドと、前記半導体チップ又はウエハと前記配線パッドとを接続する前記絶縁層上の配線層とを有する複数の回路形成基板が、絶縁物を介在して積層され、前記各回路形成基板間で接続すべき配線層の配線パッドの位置に対応するように、積層された複数の回路形成基板及び絶縁物を貫通して接続孔が形成され、前記接続すべき回路形成基板の配線層を、前記配線パッドを介して互いに接続する導電物が前記接続孔の内壁に形成されている半導体装置。

【請求項2】 前記最上層の回路形成基板上に、外部接続を行う引出しパッドを周縁部に有する配線引出し基板が形成され、かつ前記引出しパッドと前記最上層の回路形成基板の配線パッドとが接続されていることを特徴とする請求項1記載の半導体装置。

【請求項3】 前記最下層の回路形成基板に絶縁体を介して放熱手段が取りつけられ、かつ前記引出しパッドに外部リードが接続され、かつ全体が保護体で保護されていることを特徴とする請求項2記載の半導体装置。

【請求項4】 前記回路形成基板は、基体上に半導体チップ又はウエハを載置した後、液状の絶縁物を塗布して半導体チップ又はウエハの周辺部に絶縁層を形成し、その後、該絶縁層上に配線パッド及び配線層を形成することにより作成されたものであることを特徴とする請求項1、請求項2又は請求項3記載の半導体装置。

【請求項5】 前記回路形成基板は、前記基体上に絶縁層と該絶縁層により囲まれた凹部とを有する基板の前記凹部に、前記半導体チップ又はウエハを載置し、固着した後、該半導体チップ又はウエハと前記凹部の側壁との隙間を絶縁性の充填材で埋め込み、その後、前記絶縁層上に配線パッド及び配線層を形成することにより作成されたものであることを特徴とする請求項1、請求項2又は請求項3記載の半導体装置。

【請求項6】 前記半導体チップ又はウエハが載置されている前記基体は、高い熱伝導性を有する部材で形成されていることを特徴とする請求項1、請求項2、請求項3、請求項4又は請求項5記載の半導体装置。

【請求項7】 前記接続孔は、レーザ光又はドリルにより選択的に形成されたものであることを特徴とする請求項1、請求項2、請求項3、請求項4、請求項5又は請求項6記載の半導体装置。

【発明の詳細な説明】

【0001】

(目次)

・産業上の利用分野

・従来の技術

・発明が解決しようとする課題

2
・課題を解決するための手段

・作用

・実施例

(1) 第1～第3の実施例(図1～図3、図6、図7)

(2) 第4の実施例(図4、図5)

・発明の効果

【0002】

【産業上の利用分野】本発明は、半導体装置に関し、より詳しくは、積層型の半導体集積回路装置に関する。

【0003】

【従来の技術】従来、半導体集積回路装置の高密度化のため、

(1) パターンの微細化及び絶縁膜を介在させて半導体層を多層化する方法

(2) 素子の組み込まれたパッケージを積層し、互いに接続する方法

(3) チップ同士をパンプ電極を介在させて積層する方法

がある。

【0004】

【発明が解決しようとする課題】しかし、パターンの微細化及び絶縁膜を介在させて半導体層を多層化する方法では、解決すべき技術的な課題が多く、現状では限界がある。

【0005】また、素子の組み込まれたパッケージを積層し、互いに接続する方法では、方法としては最も簡単であるが、パッケージ自体の容積があるので、高密度化には有効ではない。

【0006】更に、チップ同士をパンプ電極を介在させて積層する方法では、半導体基板に貫通孔を形成し、かつその貫通孔内にチップ同士を接続する電極を形成する必要があり、大きな技術的な課題がある。また、信頼性の高いチップ間の接続を得ること及び放熱を向上することなど他の技術的な課題も多い。

【0007】本発明は、かかる従来の問題点に鑑みてなされたもので、積層により高密度化を図るとともに、信頼性の高い素子間接続を得ること及び放熱を向上することができる半導体装置を提供することを目的とするものである。

【0008】

【課題を解決するための手段】上記課題は、第1に、素子の形成された半導体チップ又はウエハが積載された基体と、該積載された半導体チップ又はウエハの周囲の基体上の絶縁層と、該絶縁層上の配線パッドと、前記半導体チップ又はウエハと前記配線パッドとを接続する前記絶縁層上の配線層とを有する複数の回路形成基板が、絶縁物を介在して積層され、前記各回路形成基板間で接続すべき配線層の配線パッドの位置に対応するように、積層された複数の回路形成基板及び絶縁物を貫通して接続孔が形成され、前記接続すべき回路形成基板の配線層を、前記

3

配線パッドを介して互いに接続する導電物が前記接続孔の内壁に形成されている半導体装置によって達成され、第2に、前記最上層の回路形成基板上に、外部接続を行う引出しパッドを周縁部に有する配線引出し基板が形成され、かつ前記引出しパッドと前記最上層の回路形成基板の配線パッドとが接続されていることを特徴とする第1の発明に記載の半導体装置によって達成され、第3に、前記最下層の回路形成基板に絶縁体を介して放熱手段が取り付けられ、かつ前記引出しパッドに外部リードが接続され、かつ全体が保護膜で保護されていることを特徴とする第2の発明に記載の半導体装置によって達成され、第4に、前記回路形成基板は、基体上に半導体チップ又はウエハを載置した後、液状の絶縁物を塗布して半導体チップ又はウエハの周辺部に絶縁層を形成し、その後、該絶縁層上に配線パッド及び配線層を形成することにより作成されたものであることを特徴とする第1、第2又は第3の発明に記載の半導体装置によって達成され、第5に、前記回路形成基板は、前記基体上に絶縁層と該絶縁層により囲まれた凹部とを有する基板の前記凹部に、前記半導体チップ又はウエハを載置し、固着した後、該半導体チップ又はウエハと前記凹部の側壁との隙間に絶縁性の充填材で埋め込み、その後、前記絶縁層上に配線パッド及び配線層を形成することにより作成されたものであることを特徴とする第1、第2又は第3の発明に記載の半導体装置によって達成され、第6に、前記半導体チップ又はウエハが載置されている前記基体は、高い熱伝導性を有する部材で形成されていることを特徴とする第1、第2、第3、第4又は第5の発明に記載の半導体装置によって達成され、第7に、前記接続孔は、レーザ光又はドリルにより選択的に形成されたものであることを特徴とする第1、第2、第3、第4、第5又は第6の発明に記載の半導体装置によって達成される。

【0009】

【作用】本発明の半導体装置によれば、第1に、直接半導体チップ又はウエハを積載した複数の回路形成基板が積層されているので、従来のパッケージを積載する構造と異なり高密度化に有効である。

【0010】第2に、半導体チップ又はウエハが載置され、積層された複数の回路形成基板に対して、例えばレーザ光又はドリルにより、半導体チップ又はウエハとは別の各基板及び回路形成基板間に介在する絶縁物を貫通させることにより、接続孔を形成し、かつその接続孔内に半導体チップ又はウエハ同士の配線層を接続する導電物を形成しているので、従来の半導体チップ又はウエハそのものに接続孔を貫通させる場合と異なり、大きな技術的な困難性を伴なわずに、信頼性の高いチップ間の接続を得ることができる。

【0011】第3に、各回路形成基板のチップの積載された基体は、高い熱伝導性を有する部材で形成され、また最下層の回路形成基板に絶縁膜を介して放熱手段が取

4

りつけられているので、放熱を向上することができる。

【0012】

【実施例】(1) 第1～第3の実施例の半導体装置

図1 (a)～(d)、図2 (e)～(g)、図3

(h)、(i)は、本発明の第1の実施例の積層型の半導体集積回路装置の製造方法について説明する断面図である。

【0013】まず、図1 (a)に示すように、積層された複数の回路形成基板間の配線接続を行うために、接続孔として後に導電物が充填される孔2aの形成された、銅にニッケルメッキされた基体1a上に半導体チップ3aを高温半田や共晶合金等により接着・固定する。

【0014】次いで、液状のポリイミドを塗布・硬化した後、半導体チップ3a上のポリイミド膜を研磨又はエッチングして半導体チップ3aの周辺部に残存し、絶縁層4aを形成する(図1 (b))。

【0015】次に、半導体チップ3a及び絶縁層4a上にA1膜を蒸着により形成した後、パターニングして、所望の配置の配線層5aを形成するとともに、絶縁層4a上の所定の位置に配線パッド6aを形成して回路形成基板32aが作成される(図1 (c))。なお、平面図を図1 (d)に示す。

【0016】次いで、上記と同じようにして、他の基体1b～1n上に半導体チップ3b～3nを積載した後、半導体チップ3b～3nの周辺部に絶縁層4b～4nを形成し、次いで、半導体チップ3b～3n及び絶縁層4b～4n上に所望の配置の配線層5b～5nを形成するとともに、接続孔を形成すべき位置であって選択された位置に配線パッド6b～6nを形成して、他の回路形成基板32b～32nを形成する。このようにして作成された回路形成基板32a～32nを積層した場合の、各回路形成基板32a～32nの配線パッド6の相対位置は、所定の配線層5a～5n同士を接続するための接続孔を形成すべき位置に互いに対応づけて形成されている。

【0017】次に、ポリイミド或いはSOG等の絶縁物7a～7nを介して作成された回路形成基板32a～32nを互いに接着し、積層する(図2 (e))。次いで、レーザ光により全ての回路形成基板32a～32nを貫通し、所望の孔2a～2nの位置に対応して接続孔8を形成する。このとき、孔2a～2nはポリイミドにより充填されているので、比較的容易に貫通孔を形成することができる(図2 (f))。

【0018】次に、無電界メッキにより、接続孔8に導電物9としてAuを充填する。これにより、所望の回路形成基板32a～32n間の配線層5a～5n同士が接続され、所望の回路接続が行われる(図2 (g))。

【0019】次いで、最下層の回路形成基板32n下及び半導体集積回路装置の側面に、アルミニナセラミック、或いは必要な場合には熱伝導性の良いダイヤモンドを介して放熱手段13aとしての銅板を張りつけるとともに、図

3 (i) に示す、周辺部に引出しパッド11が形成された配線引出し基板10を、最上層の回路形成基板32a上に接着・固定して、最上層の回路形成基板32a上の配線パッド6aと引出しパッド11とを接続する (図3

(h), (i)) と。半導体集積回路装置が完成する。なお、外部リードを接続する代わりに、引出しパッド11と対応する位置に形成されている突起電極に接触により接続する。なお、図6に示すように、引出しパッド11に外部リード18を接続することも可能である。

【0020】以上のように、本発明の第1の実施例によれば、直接半導体チップ3a～3nを積載した複数の回路形成基板32a～32nが積層されているので、従来のパッケージを積載する構造と異なり高密度化に有効である。

【0021】例えば、一層当たり1mmとすると、高さ5cmの範囲内で、50枚の回路形成基板を積層することができる。いま、チップ当たり20MbitのDRA Mを形成した場合、完成された半導体集積回路装置全体では1Gbitのメモリを作成することができる。因みに同じ容量のメモリを従来の方法で作成した場合には50cm³の堆積が必要となり、この従来例と比較すると、第1の実施例では約1000倍の高密度化が可能となる。

【0022】また、半導体チップ3a～3nを回路形成基板32a～32nに載置し、半導体チップ3a～3nとは別の回路形成基板32a～32nを貫通する接続孔8を、レーザ光又はドリルにより形成し、かつその接続孔8内に半導体チップ3a～3n同士の配線層5a～5nを接続する導電物9を、例えば無電界メッキにより形成しているので、従来の半導体チップ3a～3nそのものに接続孔を貫通させる場合と異なり、大きな技術的な困難性を伴なわずに、信頼性の高い半導体チップ3a～3n間の接続を得ることができる。

【0023】また、各基板のチップの積載された基体1a～1nは、高い熱伝導性を有する銅で形成され、また放熱手段11や保護体14aとして装置全体が銅板11で被覆されているので、放熱を向上することができる。

【0024】なお、第1の実施例では、放熱手段13aとして銅板を、保護体14aとして銅板を用いているが、第2の実施例として、図6に示すように、放熱手段13bとして、絶縁体12bを介して放熱フィン13bを取り付け、保護体14bとして、ポリイミド板14b等により被覆することもできる。これにより、更に放熱を向上することができる。

【0025】また、第1の実施例では、半導体チップ3a～3nを用いているが、第3の実施例として、図7に示すように、ウエハ20aを用いることができる。この場合も図1(d)に示す場合と同様に、絶縁層上に配線パッド22a及びこの配線パッド22aとウエハ20aとを接続する配線層21aとを形成することにより回路形成基板33

aを作成することができる。

【0026】(2) 第2の実施例の半導体装置

図4(a)～(d)、図2(e)は、本発明の第2の実施例の積層型の半導体集積回路装置の製造方法について説明する断面図である。

【0027】まず、図4(a)に示すように、中央部に凹部が形成され、セラミックやダイヤモンドからなる絶縁性の基体23aの周辺部の凸部上に、Siの熱膨張係数に近いセラミックからなる絶縁層24aを張り合わせた後、絶縁層24aにより囲まれた凹部25aの底部に露出する基体23a上に、半導体チップ3aを載置し、固定する。

【0028】次いで、Si粒子を混入した樹脂からなる絶縁性の充填材26aを流し込んで半導体チップ3aと凹部25aの側壁との隙間を埋め込む(図4(b))。次に、絶縁層24a上に配線パッド及び配線層27aを形成する。これにより、回路形成基板34aが作成される(図4(c))。

【0029】次いで、同じようにして、他の回路形成基板34b～34nを作成した後、ポリイミド或いはSOG等の絶縁物28a～28nを介在させて積層し、固定する(図4(d))。

【0030】次に、積層された複数の回路形成基板34a～34n間の配線接続を行うために、レーザ光により所望の孔の位置に回路形成基板34a～34n及び絶縁物28a～28nを貫通して接続孔29を形成する(図5(e))。

【0031】次いで、無電界メッキにより、接続孔29にAuからなる導電物を充填する。これにより、所望の回路形成基板34a～34n間の配線層27a～27n同士が接続され、所望の回路接続が行われる。その後、図3

(h), (i)に示す工程と同様な工程を経て、半導体集積回路装置が完成する。

【0032】以上のように、本発明の第2の実施例によれば、直接半導体チップ3a～3nを積載した複数の回路形成基板34a～34nが積層されているので、従来のパッケージを積載する構造と異なり高密度化に有効である。

【0033】また、半導体チップ3a～3nを回路形成基板34a～34nに載置し、半導体チップ3a～3nとは別の回路形成基板34a～34nを貫通する接続孔8を、レーザ光又はドリルにより形成し、かつその接続孔29内に半導体チップ3a～3n同士の配線層27a～27nを接続する導電物を、例えば無電界メッキにより形成しているので、従来の半導体チップ3a～3nそのものに接続孔を貫通させる場合と異なり、大きな技術的な困難性を伴なわずに、信頼性の高い半導体チップ3a～3n間の接続を得ることができる。

【0034】更に、各基板33a～33nの半導体チップ3a～3nの積載された基体1a～1nは、高い熱伝導性を有する銅で形成されているので、放熱を向上することができる。また、第2の実施例と同様に、最下層の基体

7

23nに絶縁膜を介して放熱手段を取りつけることもできるので、更に放熱を向上することができる。

【0035】

【発明の効果】以上のように、本発明の半導体装置によれば、直接半導体チップ又はウエハを積載した複数の回路形成基板が積層されているので、大幅な高密度化が可能である。

【0036】また、半導体チップ又はウエハを基板に載置し、半導体チップ又はウエハとは別の回路形成基板自体を貫通する接続孔を形成し、かつその接続孔内にチップ同士の配線を接続する導電物を形成しているので、従来の場合と異なり、大きな技術的な困難性を伴なわずには、信頼性の高い半導体チップ間の接続を得ることができる。

【0037】更に、半導体チップの積載された基体は、高い熱伝導性を有する部材で形成され、また最下層の回路形成基板の基体に絶縁膜を介して放熱手段が取りつけられているので、放熱効果の大きい半導体集積回路装置を提供することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例の半導体集積回路装置の製造方法について説明する図(その1)である。

【図2】本発明の第1の実施例の半導体集積回路装置の製造方法について説明する図(その2)である。

【図3】本発明の第1の実施例の半導体集積回路装置の製造方法について説明する図(その3)である。

【図4】本発明の第4の実施例の半導体集積回路装置の*

8

*製造方法について説明する図(その1)である。

【図5】本発明の第4の実施例の半導体集積回路装置の製造方法について説明する図(その2)である。

【図6】本発明の第2の実施例の半導体集積回路装置について説明する断面図である。

【図7】本発明の第3の実施例の半導体集積回路装置について説明する平面図である。

【符号の説明】

1a～1n, 23a～23n 基体、

2a～2n 孔、

3a～3n 半導体チップ、

4a～4n, 24a～24n 絶縁層、

5a～5n, 27a～27n 配線層、

6a～6n 配線パッド、

7a～7n, 28a～28n 絶縁物、

8, 29 孔、

9 導電物、

31a～31n, 33a～33n 基板、

32a～32n, 34a～34n 回路形成基板、

10 配線引出し基板、

11 引出しパッド、

12a 絶縁体、

13a 放熱手段、


14a 保暖体、

25a～25n 凹部、

26a～26n 充填材。


【図3】

本発明の第1の実施例の半導体集積回路装置の製造方法について説明する図(その3)




【図5】

本発明の第4の実施例の半導体集積回路装置の製造方法について説明する図(その2)




【図1】

本発明の第1の実施例の半導体集積回路装置の製造方法について説明する図(その1)




【図2】

本発明の第1の実施例の半導体集積回路装置の製造方法について説明する図(その2)




【図6】

本発明の第2の実施例の半導体集積回路装置について説明する断面図




【図7】

本発明の第3の実施例の半導体集積回路装置について説明する平面図



【図4】

本発明の第4の実施例の半導体集積回路基盤の製造方法
について説明する図(その1)



フロントページの続き

(51) Int.Cl.5

H 01 L 25/18

識別記号 庁内整理番号

F I

技術表示箇所

THIS PAGE BLANK (USPTO)